第7章: ヘテロジニアスコンピューティング — big.LITTLEとApple SiliconのUMA

前章では、x86（CISC）とARM（RISC）という命令セットの設計思想の違いを、誕生史とともに辿りました。 しかし現代のCPU設計には、命令セットの選択とは別のもう一つの重要な軸があります。 それが本章のテーマであるヘテロジニアスコンピューティング（Heterogeneous Computing）—— 「1つのチップの中に、性能特性の異なる複数種類のコアを混在させる」という設計思想です。

スマートフォンからノートPCまで、私たちが日常的に使うデバイスの多くは、すでにこの思想の上に成り立っています。 本章ではARMのbig.LITTLEと、Apple Siliconの統合メモリアーキテクチャ（UMA）という 2つの実例を軸に、なぜこの設計が必要とされたのかを見ていきます。

SMPとヘテロジニアス設計の対比

マルチコアCPUの設計には、大きく分けて2つのアプローチがあります。1つは対称型マルチプロセッシング（SMP: Symmetric Multi-Processing）で、 同一の性能特性を持つコアを複数搭載し、OSのスケジューラがどのタスクをどのコアに割り当てても 結果が変わらないようにする設計です。第5章で見たマルチコア化の初期の実装の多くは、このSMP方式でした。

もう1つが本章で扱うヘテロジニアス（異種混在）設計です。同じ命令セットを実行できながらも、 性能・消費電力の特性が異なる複数種類のコアを1つのチップに混在させ、OSやスケジューラが タスクの性質に応じて最適なコアへ動的に振り分けます。均質なコアを並べるSMPに対し、 「そもそも用途の異なるコアを最初から使い分ける」という発想の転換だと言えます。

ARM big.LITTLE — モバイルが生んだ設計思想

ヘテロジニアス設計を製品として広く普及させた最初の存在が、ARMが提唱したbig.LITTLEです。 ARM公式ページ（arm.com/technologies/big-little）は、この技術が生まれた背景を次のように説明しています。

この課題に対してARMが示した答えが、最大3種類までの異なるプロセッサタイプを組み合わせる ヘテロジニアス処理アーキテクチャでした。それぞれの役割はARM公式によって明確に定義されています。

重要なのは、bigとLITTLEが「常にどちらか一方だけ動く」わけではないという点です。OSのスケジューラが、 各タスクに必要な性能を判断し、長時間続く低負荷タスクにはLITTLEコアを、短時間の高負荷タスクにはbigコアを 自動的に割り当てます。ユーザーやアプリ開発者が意識せずとも、バッテリー寿命と瞬発力の両方を最適化できる—— これがbig.LITTLEの核心です。

graph TD
  OS[OSスケジューラ\nタスクの負荷特性を判断] --> BIG[bigコア\n最大性能重視\n短時間の高負荷処理]
  OS --> LITTLE[LITTLEコア\n電力効率重視\n長時間の低負荷処理]
  BIG -.負荷が下がれば移行.-> LITTLE
  LITTLE -.負荷が上がれば移行.-> BIG

  style OS fill:#3b82f6,stroke:#1d4ed8,color:#fff
  style BIG fill:#f97316,stroke:#ea580c,color:#fff
  style LITTLE fill:#14b8a6,stroke:#0d9488,color:#fff

出典: ARM公式「big.LITTLE Technology」

Apple SiliconのSoC統合思想

ARMのbig.LITTLE的な発想を、自社設計チップとして最も大々的に製品化したのがAppleです。2020年11月、Appleは自社Mac向けに設計した初のカスタムシリコン「M1」を発表しました。 Apple公式Newsroom記事「Apple unleashes M1」は、その設計思想を次のように述べています。

M1の内部構成には、Apple独自のP-core（高性能コア、コードネームFirestorm）と E-core（高効率コア、コードネームIcestorm）が搭載されています。 名称こそARMのbig/LITTLEとは異なりますが、「性能重視のコア」と「効率重視のコア」を 1つのチップの中で使い分けるという設計思想そのものは、big.LITTLEの流れを踏襲した実装だとされています。

統合メモリアーキテクチャ（UMA） — 第4章の応用形

Apple Siliconのもう一つの大きな特徴が統合メモリアーキテクチャ（UMA: Unified Memory Architecture）です。 Apple公式は、これを次のように定義しています。

UMAの核心的な利点は、SoC内のCPU・GPU・Neural Engineといったすべての機能ブロックが、 同一のメモリプールに直接アクセスできる点にあります。従来型の構成では、CPUのメイン メモリとGPUのVRAMが物理的に分離されており、GPUで処理するデータはいちいちメインメモリから VRAMへコピーする必要がありました。UMAはこのコピー処理そのものを不要にします。

この発想は、実は第4章で学んだメモリ階層の設計思想と地続きです。第4章では、 CPUがL1・L2・L3という階層構造を使って「遅いメインメモリへのアクセス頻度を減らす」ことで 性能を稼いでいることを見ました。UMAはこれをさらに一歩進め、「そもそも複数のメモリプール間で データをコピーする、という無駄な移動自体をなくす」というアプローチです。 キャッシュ階層が「同じメモリの中での移動コストを削る」設計だとすれば、 UMAは「異なるプロセッサ間でのメモリの二重管理そのものを解消する」設計だと整理できます。

メモリ帯域幅について、数値を正確に確認しておきましょう。Apple公式Newsroom記事 「Introducing M1 Pro and M1 Max」（2021年10月）は次のように発表しています。

出典:Apple Newsroom「Apple unleashes M1」（2020年11月）、Apple Newsroom「Introducing M1 Pro and M1 Max」（2021年10月）

最新世代（M5）のアップデート

2025年10月に発表されたM5世代では、GPUコア内にNeural Acceleratorが統合され、 Apple公式はM4世代比で最大4倍のGPU演算性能を主張しています。メモリ帯域幅も進化しており、 M5は153GB/s（M4比+27.5%）、M5 Maxは614GB/s（M4 Maxの546GB/sから増加）という数値が Apple Newsroomで発表されています。

さらに次世代のM6は、Appleにとって初のTSMC 2nm(N2)プロセスを採用するチップとなり、 2026年第4四半期の投入が見込まれています。この最新動向の詳細は第10章で改めて扱います。

Intel/AMDにおける同様の動き

ヘテロジニアス的な発想はARM・Apple陣営だけのものではありません。x86陣営でも、IntelはPanther LakeにおいてP-core/E-core構成と、タスクの特性に応じてコアへの 割り当てを最適化するThread Directorを採用しています。一方AMDはX3Dシリーズにおいてコアの異種混在ではなく、キャッシュ容量を大幅に増量する という異なるアプローチで性能と効率のバランスを取っています。同じ「性能と効率の両立」という 課題に対し、x86陣営でも複数の異なる解法が併存している状況です。詳しい比較は第9章で扱います。

次章への橋渡し

本章では、ARMのbig.LITTLEとApple SiliconのUMAという2つの実例を通じて、 「性能特性の異なるコアやメモリをどう組み合わせるか」というヘテロジニアスコンピューティングの 設計思想を見てきました。第4章のメモリ階層の発想が、UMAという形でCPU・GPU間の連携にまで 拡張されていることも確認できました。

では、こうしたチップを設計するARMという命令セット自体は、一体誰がどのように所有し、 ライセンスによってビジネスを成り立たせているのでしょうか。次の第8章では、ARMのライセンスビジネスモデルと、Appleが自社設計化に踏み切った背景、 x86の複占構造、RISC-Vのオープン戦略にまで踏み込んでいきます。