第5章: 周波数競争の終焉 — なぜシングルコア高速化は限界に達したのか

2005年、CPUの進化の方向性がガラッと変わった

第3章ではパイプラインとアウトオブオーダー実行、第4章ではキャッシュ階層とメモリシステムという、「1つのコアの中でどう頑張るか」という工夫の数々を見てきました。 投機的実行、分岐予測、リオーダーバッファ（ROB）の拡大——これらはすべて、1つのコアの性能を極限まで引き出すための努力です。

しかし、視点を変えてCPUの歴史を俯瞰すると、2005年前後を境に、業界の進化の方向性がガラッと変わっていることに気づきます。 それ以前は「クロック周波数をいかに上げるか」が性能競争の主戦場でした。 それ以降は「1チップに何個のコアを積むか」が主戦場になります。 本章では、この歴史的な転換点で何が起きたのかを、Intelの挫折の物語と物理法則の両面から解き明かします。

Pentium 4 NetBurst — 「10GHzへの道」の挫折

1990年代後半から2000年代前半にかけて、IntelはPentium 4に搭載したNetBurstマイクロアーキテクチャで、高クロック路線をひたすら追求していました。 NetBurstはパイプライン段数を非常に深くする設計（後継のPrescottコアでは31段）を採用し、 1段あたりの処理を軽くすることで高クロック化を狙うという思想に基づいていました。 発表当初、Intelは「このアーキテクチャは将来的に10GHzまでスケール可能」と表明していたほどです。

ところが2004年2月、90nmプロセスへ移行した新コア「Prescott」が投入されると、 事態は想定通りには進みませんでした。微細化によってリーク電流（トランジスタが完全にオフの状態でも漏れ出す電流）が急増し、 消費電力と発熱が急激に悪化したのです。結果として、量産品として市場に投入されたPentium 4のクロック上限は3.8GHzにとどまりました。「10GHzへの道」は、初速の段階で早くも壁にぶつかっていたのです。

この一件は象徴的です。「トランジスタを微細化すればクロックは上げられる」という、それまで業界が当然視してきた前提が、 Prescottという1つの製品で崩れ去ったのです。では、なぜこのような物理的な壁が突然現れたのでしょうか。 その答えは、半導体設計を長年支えてきた1つの経験則の破綻にあります。

クロック周波数の歴史的推移 — 急上昇から頭打ちへ

まず、クロック周波数がどのように推移してきたかを大づかみに見てみましょう。以下のチャートは、 1990年代から2020年代にかけて主流デスクトップCPUの動作クロックがどう変化してきたかを、教育目的で単純化した代表値として示したものです。

1990年代、クロック周波数はほぼ指数関数的に伸びていました。しかし2004年前後を境に、その伸びは劇的に鈍化します。 以降20年間、主流CPUのクロックはおおむね4〜6GHz・TDP約100W前後のレンジに収まり続けています。 これは偶然ではなく、次に説明する物理法則の破綻がもたらした構造的な帰結です。

なぜ限界に達したのか — Dennardスケーリングの破綻

半導体設計には長らくDennardスケーリングという経験則がありました。 これは、トランジスタのサイズを微細化すると、それに比例して電圧・電流も下げられるため、電力密度（単位面積あたりの消費電力）が一定に保たれるというものです。 トランジスタが小さくなるほど動作周波数も上げられるため、結果として「性能あたりの電力効率が約2年ごとに倍増する」という 好循環が成立していました。

ところが2000年代半ば、微細化が進むにつれてしきい値電圧（トランジスタがオン・オフを切り替える電圧の境界値）の スケーリングが物理的な限界に達します。しきい値電圧をこれ以上下げると、トランジスタが完全にオフの状態でもリーク電流が指数関数的に増加してしまうため、供給電圧をそれ以上下げられなくなったのです。

つまり、Intelのエンジニアたちの努力が足りなかったわけではなく、半導体物理そのものの限界にぶつかったということです。 この結果、業界全体の戦略は根本的に転換します。1つのコアのクロックをこれ以上上げられないのであれば、1つのチップに複数の演算コアを搭載し、並列に処理させることで性能を稼ぐしかありません。 これが2005年以降、CPU業界が一斉に「マルチコア化」へ舵を切った理由です。

第3章で見たROBサイズの拡大やスーパースカラ幅の拡大は、「1コアの中でどう頑張るか」という工夫でした。 しかしDennardスケーリングが破綻した後は、その工夫だけでは電力の壁を超えられなくなりました。 「コアの中を磨き込む」から「コアの数を増やす」へ——これが、周波数競争の終焉が業界にもたらした最大のパラダイムシフトです。

ムーアの法則の提唱とその変遷

周波数競争の話とセットでよく混同されるのが「ムーアの法則」です。 両者は別物ですが、深く関係しているため、ここで歴史を整理しておきましょう。

ムーアの法則は本来「集積回路上のトランジスタ数」に関する経験則であり、「クロック周波数」の話ではありません。 しかし実務上は、トランジスタ数の増加がクロック向上や性能向上の原動力として長らく機能してきたため、 両者はしばしば同じ文脈で語られます。2004年前後のクロック頭打ちは、 「トランジスタ数は増え続けているのに、それを周波数向上には使えなくなった」という状況の始まりでもありました。

周波数競争からマルチコアへ、そしてその先へ

本章で見てきたことを整理すると、次のようになります。

Pentium 4 NetBurstは「高クロック一本足打法」の極致でしたが、2004年のPrescottコアで消費電力・発熱の壁にぶつかり、 Tejas・Jayhawk計画の中止という形で挫折しました。この背景には、Dennardスケーリングの破綻という物理法則レベルの限界があり、 トランジスタを微細化しても電圧を下げられなくなったことで、クロックを上げるほど発熱が指数関数的に増える構造が生まれていました。 この結果、業界は2005年以降「1コアを磨き込む」路線から「複数コアを積んで並列化する」路線へと大きく舵を切ります。

ムーアの法則自体は完全に死んではいないものの、当初の指数関数的なペースからは明確に鈍化しており、 2024〜2025年時点では2nmノードの量産という微細化の継続と、製造コスト高騰という経済的な逆風が同時に進行しています。

ここで1つ、重要な問いが残ります。クロック競争という「同じ土俵での性能勝負」が終わったことで、 業界の関心は何に向かったのでしょうか。答えの1つが「コアを何個積むか」というマルチコア化ですが、 もう1つの答えが「そもそもどんな命令セット・設計思想でCPUを作るか」という、 より根源的な設計思想の違いです。クロックという分かりやすい物差しで競争できなくなったからこそ、 x86とARMという2つの設計思想の対立が、改めて重要な意味を持つようになりました。次章ではこの物語を辿ります。